计算机组成原理习题——日常记录

计算机组成原理习题

软件分为两种，分别是 系统软件 和 应用软件

冯·诺依曼型计算机的主要特点是什么？（5点）

冯诺依曼计算机由哪五大部件组成（ABCD）

A. 运算器
B. 存储器
C. 控制器
D. 输入输出设备
E. CPU

写出下列专有名词英文缩写代表的含义（中文全称）：

存放在寄存器ACC中的操作数有（AB）

A. 被加数及和
B. 被除数及余数
C. 减数及差
D. 乘数及乘积高位

存储单元是指（B）

A. 存放一个字节的所有存储元集合
B. 存放一个存储字的所有存储元集合
C. 存放一个二进制信息位的存储元集合
D. 存放一条指令的存储元集合

下列属于运算器的有（BC）

A. MAR
B. ALU
C. MQ
D. MDR

计算机中有关ALU的描述，（D）是正确的。

A. 只做算术运算，不做逻辑运算
B. 只做加法
C. 能存放运算结果
D. 以上答案都不对

用以指定待执行指令所在地址的是（C）。

A. 指令寄存器
B. 数据计数器
C. 程序计数器
D. 累加器

运算器，控制器，存储器构成了主机。（A）

A. 对
B. 错

机器字长，指令字长和存储字长可以相等也可以不等。（A）

A. 对
B. 错

下列属于描述计算机运行速度的指标有（ABCD）。

A. MIPS
B. CPI
C. FLOAPS
D. 主频

ENIAC所用的主要元件是（C）

A. 集成电路
B. 晶体管
C. 电子管
D. 以上各项都不对

通常计算机的更新换代以（A）为依据。

A. 电子器件
B. 电子管
C. 半导体
D. 延迟线

下列（C）是16位微处理器。

A. Zilog Z80
B. Intel 8080
C. Intel 8086
D. Mos Technology 6502

下列4中语言中，（B）更适合网络环境。

A. FORTRAN
B. Java
C. C
D. PASCAL

“计算机辅助设计”的英文缩写为（C）。

A. CAI
B. CAM
C. CAD
D. CAE

机器人属于人工智能领域的一项重要应用（A）。

A. 对
B. 错

计算机使用总线结构便于增减外设，同时（C）。

A. 减少了信息传输量
B. 提高了信息的传输速度
C. 减少了信息传输线的条数
D. 降低了信息的传输速度

按数据传送方式不同，总线可分为串行传输总线和并行传输总线（A）。

A. 对
B. 错

按连接部件不同，总线通常可分为片内总线、系统总线和通信总线三种。（A）

A. 对
B. 错

总线的时间特性包括信号的时序关系和信号的传输方向（B）

A. 对
B. 错

总线复用的方式可以（C）

A. 提高总线的传输带宽
B. 增加总线的功能
C. 减少总线中信号线的数量
D. 以上答案都不对

下列（B）总线是显示卡专用的局部总线。

A. USB
B. AGP
C. PCI
D. 以上都不是

所谓三总线结构的计算机是指（B）。

总线判优控制中，独立请求方式是一种分布式判优控制（B）

A. 对
B. 错

在链式查询方式下，若有N个设备，则（C）。

A. 有N条总线请求线
B. 无法确定有几条总线请求线
C. 只有一条总线请求线
D. 以上答案都不对

在计数器定时查询方式下，若计数从0开始，则（A）。

A. 设备号小的优先级高
B. 每个设备使用总线的机会相等
C. 设备号大的优先级高
D. 以上答案都不对

在三种集中式总线控制中，链式查询对电路故障最敏感。（A）

A. 对
B. 错

在同步通信中，一个总线周期的传输过程是（B）。

总线的异步通信方式（A）。

A. 不采用时钟信号，只采用握手信号
B. 既采用时钟信号，又采用握手信号
C. 既不采用时钟信号，也不采用握手信号
D. 以上答案都不正确

总线的半同步通信方式（B）。

A. 不采用时钟信号，只采用握手信号
B. 既采用时钟信号，又采用握手信号
C. 既不采用时钟信号，也不采用握手信号
D. 以上答案都不正确

在（C）通信方式中，总线上所有模块都可以成为主模块。

A. 异步
B. 半同步
C. 分离式
D. 以上答案都不正确

磁表面存储器存储信息是易失的。（B）

A. 对
B. 错

存储器按照存取方式分类可以分为（ABCD）。

A. 随机存储器
B. 只读存储器
C. 顺序存取存储器
D. 直接存取存储器

与辅存相比，主存的特点是（A）。

A. 容量小，速度快，成本高
B. 容量小，速度快，成本低
C. 容量大，速度快，成本高
D. 以上答案都不正确

以下存储器存取速度最快的是（A）

A. 寄存器
B. 缓存
C. 主存
D. 磁带

主存和CPU之间增加高速缓冲存储器的目的是（A）。

A. 解决CPU和主存之间的速度匹配问题
B. 扩大主存容量
C. 既扩大主存容量，又提高存取速度
D. 以上答案都不正确

下列叙述正确的是（A）。

A. 主存可由RAM和ROM组成
B. 主存只能由ROM组成
C. 主存只能由RAM组成
D. 以上答案都不正确

一个16K×32位的存储器，其地址线和数据线的总和是（B）。

A. 48
B. 46
C. 36
D. 32

主存的存储速度指标中，存取时间要比存取周期要短。（A）

A. 对
B. 错

若主存每个存储单元存放16位二进制代码，则（B）。

最少用（B）片16K×1位的存储芯片可以组成64K×8位的存储器。

A. 16
B. 32
C. 48
D. 64

线选法和重合法都是半导体存储芯片的译码驱动方式。（A）

A. 对
B. 错

半导体静态RAM依据电容存储电荷原理存储信息。（B）

A. 对
B. 错

在Intel2114芯片中，$\overline{WE}$为写允许信号，其中低电平为写，高电平为读。（A）

A. 对
B. 错

对Intel2114RAM芯片，当行地址A8-A3为000000，列地址A9、A2、A1、A0为1111，则第0行的第15、31、47、63这4个基本单元电路被选中。（A）

A. 对
B. 错

常见的动态RAM基本单元电路有三管式和单管式两种，它们共同的特点都是靠电容存储电荷的原理来寄存信息。（A）

A. 对
B. 错

Intel 1103三管动态RAM中，每列都有一个刷新放大器用来形成再生信息。（A）

A. 对
B. 错

4116动态RAM芯片中的读放大器的工作原理像一个撬撬板电路，其左右两侧电平相反。（A）

A. 对
B. 错

动态半导体存储器需要刷新是因为存储电荷的电容放电。（A）

A. 对
B. 错

动态半导体存储器的刷新一般有集中刷新、分散刷新和异步刷新三种方式。（A）

A. 对
B. 错

动态RAM和静态RAM的比较

可编程的只读存储器（A）。

A. 不一定是可改写的
B. 一定是可改写的
C. 一定是不可改写的
D. 以上答案都不正确

下列说法正确的是（B）。

A. EPROM是可改写的，因而也是随机存储器的一种
B. EPROM是可改写的，但它不能作为随机存储器
C. EPROM只能改写一次，故不能作为随机存储器
D. 以上答案均不正确

存储器容量的扩展只包括位扩展和字扩展，不能够同时进行扩展。（B）

A. 对
B. 错

只用2片1K×4位的存储芯片可以通过位扩展组成1K×8的存储器。（A）

A. 对
B. 错

存储器与CPU的连接需要注意以下哪些问题（ABCD）。

某存储容量为32K×16位，则（C）。

用1K×4位的存储芯片组成容量为16K×8位的存储芯片共需要（A）片。

A.32
B.256
C.64
D.128

存储器的校验是为了能及时发现错误并及时纠正错误。(A)

A. 对
B. 错

编码的检测能力和纠错能力与任意两组合法代码之间二进制位的最少差异数有关。（A）

A. 对
B. 错

汉明码的分组是一种非划分方式，组与组之间是有交叉的。（A）

A. 对
B. 错

用汉明码采用“偶校验”进行校验时，如果P3P2P1的结果为011，表示出错的位置为3。（A）

A. 对
B. 错

用汉明码进行分组时，位置的的二进制编码中从右往左数第一位与第三位均为1时表示这个位置是第一组和第三组共有的。（A）

A. 对
B. 错

按配偶原则配置1001的汉明码为（A）

A.0011001
B.0111001
C.1110001
D.0010001

按配奇原则配置1001的汉明码为（C）

A.0011001
B.0111001
C.1110001
D.0010001

一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，在下述说法中（B）是正确的。

A.在200ns内，存储器能向CPU提供256位二进制信息
B.在200ns内，存储器能向CPU提供128位二进制信息
C.在50ns内，每个模块能向CPU提供32位二进制信息
D.在200ns内，存储器能向CPU提供64位二进制信息

采用单体多字系统提高访存速度办法的前提是，指令和数据在主存内必须是连续存放的，一旦遇到转移指令、或者操作数不能连续存放，这种方法的效果就不明显。（A）

A. 对
B. 错

高位交叉编址的存储器能够提高访存速度的原因是各个体分别响应不同请求源的请求，实现多体并行。（A）

A. 对
B. 错

某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问:

某机字长为32位，其存储容量是64KB

4.15 设CPU有16根地址线，8根数据线，并用$\overline{MREQ}$（低电平有效）作访存控制信号…

4.16 设CPU有16根地址线，8根数据线，并用$\overline{MREQ}$（低电平有效）作访存控制信号…

解答



第（2）问


第（3）问

第（4）问

4.23 设CPU共有16根地址线，8根数据线，并用M/$\overline{IO}$作为访问存储器或I/O的控制信号…

分析——低位八体交叉存储结构

解答



第（2）问

不定时更新中