实验二 用图形法设计模为12的同步计数器
一、实验目的:
掌握MAXPLUSⅡ的图形输入法和仿真过程
(1) 掌握图形输入法
(2) 熟悉仿真方法
(3) 理解时序仿真
(4) 掌握用图形编辑法实现组合逻辑电路设计思想。
二、实验设计:
1.实验原理
采用图形法来设计模为12的同步计数器,3个输入“INPUT”(分别为CLK,Clear,En),1个“74161计数器”芯片,1个“与非门”及1个“非门”,5个输出OUTPUT(分别为Cout,Q0,Q1,Q2,Q3),电路连接如图2.1所示
2.实验电路
图2.1模为12的同步计数器
三.实验步骤
通过编译之后进行项目检验:建立波形输入文件(也称仿真器通道文件SCF)
(1)在File 菜单里面选择 New 打开新建文件类型对话框。选择 Waveform Editor File 项单击OK。
(2)在波形编辑器窗口的Name下单击鼠标右键,出现浮动的菜单,选择Enter Nodes from SNF...可以打开“从SNF文件输入观测点”的对话框。
(3)在Type区选择Input和Output,在默认的情况下是打开的,单击List按钮,可在Available Nodes & Groups区看到设计文件中使用的输入/输出信号,单击=>按钮可以将这些信号选择到 Selected Nodes & Groups区。单击OK按钮,关闭对话框即可看到波形编辑窗口,将此波形文件保存为默认名。
图3.1波形编辑器窗口
图3.2Name的浮动菜单
图3.3列出输入/输出信号
图3.4波形文件中的输入输出信号
图3.5网格大小设置对话框
图3.6绘图网格设置菜单条
在此,默认的情况下,模拟的时间长短为1us。此时在“File”菜单中选择“End Time”来设置结束时间。
(1) 在模为12的计数器中,我们将信号“en”从头到尾,即从
0ns到1000ns赋值为‘1’。选中信号“en”,单击“Name”区中的“en”信号,可看见“en”信号变为黑色,表示被选中;单击
即可将“en”信号赋为‘1’
(2) 采用同样的方式可将信号“clear”从0ns到1000ns赋值为
“1”,为观察其清零的作用,将在240ns到300ns之间将其赋值为“0”(因为该信号低电平有效
将鼠标移到“clear”信号的240ns处按住鼠标左键并向右拖动鼠标300ns处,松开鼠标左键可以看到这段区域为黑色,被选中,单击工具条中的
即可。
(3) 为了将时钟信号“clk”赋周期为40ns的时钟信号。选中信号“clk”;设置信号周期。单击工具条中的所需的时钟。
就可以打开下面的对话框,单击“OK”关闭就对话框即可生成
图3.7时钟周期设置对话框
选择“File”中的“Save”存盘。在此已完成波形输入:
图3.8建立好的输入波形图
运行仿真器,进行时序仿真从“MAX+PlusII”菜单中选择“Simulator”,打开仿真器,单击按钮“Start”开始仿真。仿真完毕之后,单击“Open SCF”按钮打开刚才编辑的波形文件,就可以对仿真结果进行检查。
图3.9仿真器
图3.10
为了观测方便,可将计数器输出Q3、Q2、Q1、Q0作为一个组来观测:
(1) 将鼠标移到“Name”区的Q3上,按住鼠标的左键并按住向下拖动鼠标之Q0处,松开左键,可选中信号Q3、Q2、Q1、Q0。
(2) 在选中区(黑色)上单击鼠标右键,打开一个浮动菜单,选择“Enter Group”。
(3) 单击“Ok”关闭此对话框,可以得到下面的波形图文件。现在观测就容易了。
图3.11
实验电路图形
图3.12
实验过程截图
图3.13
图3.14
实验结果截图
BIN(二进制)
图3.15
DEC(十二进制)
图3.16
OCT(八进制)
图3.17
HEX(十六进制)
图3.18
四.实验结果分析
本次实验通过一个“74161同步计数器”来实现模可变的功能,通过在MAX+plusII软件中进行编译仿真,观察仿真结果,在初次接触此软件的同时,熟悉其功能操作,对实验结果及其相关步骤进行分析。实验当中,首先在图形元器件的选择上,按照实验指导来进行,及修改相关参数和名称,连接图形,掌握方法,成功连接完成,进行保存并仿真。
实验结果中,分别显示了二进制,十二进制,八进制,十六进制的结果波形图,通过波形图,我们不难看出,在不同进制下,计数的结果是相同的,但显示的形式不同。
实验中,也遇到了一些问题。比如说:在图形保存中,选择“.gdf”格式,如果选择错误就会导致实验仿真错误。在仿真前,要先建立工程,再进行编译,再导入图形中的输入项,,最后进行仿真,观察其结果。
五.实验心得
通过这次实验,学会了MAX+plusII软件的使用,并且在实验当中,能够巩固课本上关于模计数器的相关知识点,通过图形法来实现其设计的目的,熟悉仿真方法,理解时序仿真,掌握用图形编辑法实现组合逻辑电路设计思想。
因篇幅问题不能全部显示,请点此查看更多更全内容