基于DDS的多波形信号发生器设计

研翻与开发　基于ＤＤＳ的多波形信号发生器设计　姚小朋　张捷　（１．西北工业大学软件与微电子学院　西安（２．西北工业大学电子信息学院西安７１　００７２）　７１００７２）　摘要介绍ＤＤＳ基本原理，提出以ＤＤＳ芯片为核心，利用单片机控制的多波形信号发　生器设计方法。给出系统主要硬件电路及主控软件。实验结果表明，硬件电路结构简单，　软件控制灵活，输出信号频率稳定，分辨率高。　关键词ＤＤＳ集成芯片　ＡＤ９９５１　信号发生器　ｆｏ＝Ｆ　ｘｆ，／２　（１）　高精度的信号源对通信系统、电子对抗以及各　种电子测量技术十分重要¨　。随着电子技术的发　展，对信号源频率的稳定度、准确度，以及频谱纯度　提出越来越高的要求。直接数字频率合成技术（Ｄｉ—　ｒｅｃｔ　Ｄｉｇｉｔａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎｔｈｅｓｉｓ，即ＤＤＦＳ，一般简称　其中～为相位累加器的位数；Ｆ邢为频率转换字　为时钟频率。式中，　由外部控制电路预置，当　时钟频率．　与Ⅳ一定时，输出频率　仅仅取决于　ＤＤＳ），是从相位概念出发直接合成所需波形的一种　Ｆ　的值。当Ｆ　＝１时，ＤＤＳ所能产生的正弦信　号的最低频率，即频率分辨率为　Ａｆ＝ｆｏ　ｉ　＝ｆ／２　（２）　ＤＤＳ最大输出频率由Ｎｙｑｕｉｓｔ采样定理决定，即ｆｓ／２。　事实上，在ＤＤＳ的实际应用系统中，相位累加　器的所有输出位并没有全部送到查找表，一般只取　新的频率合成技术。和传统的频率合成技术相比，　它具有频率分辨率高、频率转变速度快、输出相位连　续、相位噪声低、可编程和全数字化、便于集成等突　出优点，成为现代频率合成技术中的佼佼者，得到越　来越广泛的应用，成为众多电子系统中不可缺少的　组成部分。　高位，这样既减少查找表的规模，又不影响系统的频　率分辨率。这个相位输出给最后的输出只带来ｔＪ，Ｎ　可以接受的相位噪声，相位噪声基本上来源于参考　时钟。在ＤＤＳ系统中，最重要的是对带宽和频率纯　度之间的折中。如果时钟频率降低，则Ｎｙｑｕｉｓｔ频率　１　ＤＤＳ基本原理　ＤＤＳ以数控振荡器的方式产生频率、相位可控　制的正弦波，主要由基准时钟ｆｓ、相位累加器、幅度／　相位转换电路、Ｄ／Ａ转换器和低通滤波器（ＬＰＦ）组　成。它采用数字技术重复扫描存储器来获取数据，　构筑出所希望的波形。ＤＤＳ的结构有很多种，其基　本的电路原理（见图１）。　下降，带宽减小，同时Ｄ／Ａ变换器的分辨率提高，这　样就可以得到更高的频谱纯度。所以，对ＤＤＳ输出　频率分频就可以减小带宽并且提高频谱纯度。模拟　信号频谱纯度主要取决于Ｄ／Ａ变换器的性能。　２系统硬件实现　２．１　ＤＤＳ芯片ＡＤ９９５１　ＡＤ９９５１　是美国ＡＤ公司生产的新型直接数　字频率合成器，是一种使用方便灵活、功能强大的高　度集成化芯片。它采用先进的ＤＤＳ技术，结合内部　图１　ＤＤＳ基本原理框图　高速、高性能Ｄ／Ａ转换器，形成可编程、可灵活使用　的频率合成功能。当提供给ＡＤ９９５１精确的时钟源　ＤＤＳ工作原理¨　是基于相位和幅度的对应关　系，通过改变频率转换字来改变相位累加器的累加　速度，然后在固定时钟的控制下取样，对取样得到的　频率时，它将产生高稳定、可编程频率相幅的正弦　波，作为信号源可广泛应用于通信工程、雷达以及许　相位值，通过相位幅度转换得到与相位值对应的幅　度序列，幅度序列再通过数模转换得到模拟形式量　多其他设施。ＡＤ９９５１使用先进的ＣＭＯＳ技术，使　得提供给这个高性能芯片的工作电压仅为１．８Ｖ。　化的正弦波输出。其输出频率为：　其主要特点如下：４００　ＭＨｚ内部时钟；集成化ｌ４位　４ｌ　维普资讯 http://www.cqvip.com

代仅■【ＷＷＷ．ｍｏｄｅｒｎｉｎｓｔｒｓ．ｏｒｇ．ｏｎ）　Ｄ／Ａ输出；３２位频率转换字；良好的动态性能；在　１６０ＭＨｚ输出时，具有大于８０ｄｂ　ＳＦＤＲ；４—２０倍可　编程参考时钟倍乘器；支持５Ｖ数字输入；具有相位　调整功能；多片同步功能；串行Ｉ１＇０控制。　２．２硬件电路　系统总体结构主要由频率合成模块（ＡＤ９９５１）、　控制模块（ＡＴ８９Ｃ５１）、信号整形及输出模块　（ＡＤ７８５２、滤波、放大和比较电路）、键盘及显示电路　组成（见图２）。频率合成模块是系统的核心部分，　控制模块的主要任务是完成频率控制字和控制信号　的置入，信号整形及输出模块主要完成滤波和放大　功能，使输出符合信号发生器的要求。　—，、／＿＼厂　．　．　戛耀　夏　图２系统总体框图　硬件电路以ＡＤ９９５１为核心部件。ＡＤ９９５１内　部寄存器的配置需要有专门的外部控制电路来对其　进行操作，完成相应功能。单片机体积小，可简化外　围电路结构从而使系统结构简单，并且实时控制功能　强大，使用方便，可用各种单片机开发工具来编程设　计，所以选用Ａ＇Ｉｇ９Ｃ．５１单片机来控制ＡＤ９９５１的运行。　单片机对ＡＤ９９５１的主要操作有片选（ＣＳ）使能、串行　数据（ＳＤＩＯ）、串行时钟（ｓＣｕ（）及Ｉ／Ｏ更新信号。　ＡＤ９９５１与ＡＴ８９Ｃ５１的接口电路（见图３）。　图３　ＡＤ９９５１与Ａ　９ｃ５１的接口电路　ＡＤ９９５１内部寄存器配置完成后，就会按照相　４２　应工作模式输出一定频率（由兀ｗ值决定）的正弦　信号，幅度大约１００ｍＹ左右。输出正弦波经过滤波　器进行滤波后输出纯净的正弦波。同时，该信号送　到放大器，放大器的输出经过电平转换作为比较器的　一路输入，比较器的另一路输入是Ｄ／Ａ输出电压，该电　压对应输出脉冲的占空比。当Ｄ／Ａ输出电压为零时，　输出为标准方波；当Ｄ／Ａ输出电压不为零时，输出为　脉冲波。信号整形及输出电路（见图４）。　图４整形及输出电路　３软件编程　软件编程的主要工作是按照一定的时序逻辑，　将数据写入ＡＤ９９５１内部寄存器。寄存器配置的时　序逻辑（见图５）。　图５寄存器配置时序逻辑　其中，１０一ＵＰＤＡＴＥ为寄存器数据更新信号，　ＤＤＳ—ＣＳ为片选信号，ＤＤＳ—ＳＣＫ为时钟信号，ＤＤＳ—　ＳＤＴ为数据信号。置片选信号低电平有效时，在时　钟的上升沿将数据写入ＡＤ９９５１寄存器，数据传输　完毕，置片选信号为高电平无效。然后在１０一ｕＰ・　ＤＡＴＥ上升沿到来时，寄存器数据更新一次。当内　部所有寄存器配置完成后，ＡＤ９９５１就能按照预期　的模式工作。虽然ＡＤ９９５１寄存器配置灵活，但基　本的工作流程不变。在处理器初始化后，应写人合　适的指令以初始化ＡＤ９９５１，完成各寄存器的配置。　结合硬件电路给出相关寄存器的操作程序如下。　１０ＵＰＤＡＴＥ　ＢＩＴ　ＰＩ．０　一ＤＤＳ＿ＳＤＴ　ＢＩＴ　ＰＩ．１　ＤＤＳＳＣＫ　ＢＩＴ　ＰＩ．２　＿ＤＤＳ＿ＣＳ　ＢＩＴ　ＰＩ．３　０ＲＣ　００Ｈ　维普资讯 http://www.cqvip.com

研■与开发　ＵＭＰ　ｓＴＡＲＴ　ＮＯＰ　ＯＲＧ　５ＯＨ　ＣＬＲ　ＤＤＳ—ＣＳ　ＳＴＡＲＴ：　ＣＩ　ＩＯ　ＵＰＤＡＴＥ　Ｍ０Ｖ　Ａ．＃４Ｈ　Ｓ啪　ＤＤＳ—ＣＳ　ＬＣＡＬＬ　ＷＲＩＴＥ—ＤＤＳ　Ｓｒ＾ＲＴｌ　Ｉ￡ＡＬＬ　ＩＮｒｒ－ＤＤＳ　Ｍ０Ｖ　Ａ，ｔｏＯＨ　Ｎ０Ｐ　ＬＣＡＬＬ　ＷＲＩＴＥ—ＤＤＳ　Ｌ，ＭＰ　￥　ＭＯＶ　Ａ．｝Ｉｌ１Ｈ　￣ＬｒＦＥ＿ＤＤＳ：　Ｍ０Ｖ　Ｒ２．糯　ＬＣＡＬＬ　ＷＲｎ’Ｅ　ＤＤＳ　Ｗ—ＤＤＳ—ＬＰＩ：　ＣＬＲ　ＤＤＳ＿ＳＣＫ　Ｍ０Ｖ　Ａ，ｔｏＯＨ　ＲＬｃ　Ａ　ＬＣＡＬＬ　ＷＲＩＴＥ—ＤＤＳ　ＭＯＶ　ＤＤＳ＿ＳＤＴ。Ｃ　ＭＯＶ　Ａ．ｔｏＯＨ　ＮＯＰ　ＬＣＡＵ　ＷＲＩＴＥ—ＤＤＳ　Ｓｍ　ＤＤＳ＿ＳＣＫ　Ｓｌ　譬　ＤＤＳ＿ＣＳ　ＤＪＮＺ　Ｒ２，Ｗ＿ＤＤＳ．．ＬＰＩ　ＬＣＡＬＬ　ＤＤｓ＿ＵＰＤＡＴＥ　ＲＥＴ　ＲＥＴ　ＤＤＳ＿ＵＰＤＡＴＥ：　ＣＬＲ　Ｉｏ－ＵＰＤＡＴＥ　ＮＯＰ　ＳｌＩ１．Ｂ　Ｉｏ＿ＵＰＤＡＴＥ　４结束语　ＮＯＰ　ＣＬＲ　ＩＯ　ＵＰＤＡＴＥ　本文给出一种基于ＤＤＳ的多波形信号发生器　肛Ｔ　的设计方法。在完成硬件设计的基础上，通过设计　ＩＮｒｒ－ＤＤＳ：　ＳＥ１１Ｂ　Ｐ１．４　ＳＥＴＢ　Ｐ１．６　控制程序可实现频率可控、幅度可调的正弦波、标准　ＣＵｌ　Ｐ１．６　ＣＬＲ　Ｐ１．４　方波和脉冲波的输出。通过示波器观察，可以看到　ＳＥＴＢ　Ｐ１．６　清晰的输出波形；通过改变频率控制字输人，可得到　ＣＵｔ　Ｐ１．６　ＣＵｌ　ＤＤＳＣＳ　不同频率的稳定信号，实验结果表明该电路设计正　＿ＭＯＶ　Ａ，ｔｏＨ　ＬＣＡ工ＪＬ　ＷＲＩＴＥ—ＤＤＳ　确，为下一步的工作奠定基础。在硬件上，可以对外　ＭＯＶ　Ａ．＃４０Ｈ　围器件进行扩展，实现调幅、调频、调制输出等多种　ＬＣＡＬＬ　ＷＲＩＴＥ—ＤＤＳ　ＭＯＶ　Ａ，＃２０Ｈ　功能；在软件上，可以扩展应用程序，从而实现对各　ＬＣＡＩＪＬ　ＷＲＩＴＥ—ＤＤＳ　Ｍ０Ｖ　Ａ．船ＯＨ　种功能的处理。　ＬＣＡＬＬ　ＷＲｎ　ＤＤＳ　ＭＯＶ　Ａ．椰Ｈ　参考文献　Ｉ．ｃＡＬＬ　ＷＲＩＴＥ—ＤＤＳ　ＳＥ　ＩＢ　ＤＤＳ—ＣＳ　１谢仁宏，是湘全．基于ＤＤＳ的低相噪频率综合源设计　ＬＣＡＬＬ　ＤＤＳ—ＵＰＤＡＴＥ　Ｎ０Ｐ　［Ｊ］，现代雷达，２００３，（１２）：４２—４３　ＣＩ　ＤＤＳ＿ＣＳ　２　Ｌ．Ｃｏｒｄｅｓｓｅｓ．Ｄｉｒｅｃｔ　ｄｉｇｉｔａｌ　ｓｙｎｔｈｅｓｉｓ：ａ　ｔｏｏｌ　ｆｏｒ　ｐｅｒｉｏｄｉｃ　Ｍ０Ｖ　Ａ．＃ｌＨ　ＬＣＡＩＪＬ　ＷＲＩＴＥＤＤＳ　ｗａｖｅ　ｇｅｎｅｒａｉｔｏｎ（ｐａｒｔ　２）［Ｍ］．ＩＥＥＥ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ　—ＭＯＶ　Ａ，ｔｏＯＨ　Ｍａｇａｚｉｎｅ，２００４　Ｉ￡ＡＬＬ　ＷＲｎＥ　ＤＤＳ　ＭＯＶ　Ａ，＃０８Ｈ　３钱朝晖．采用ＤＤＳ技术的高性能雷达信号源［Ｊ］，现代雷　ＬＣＡＬＬ　ＷＲＩＴＥ—ＤＤＳ　达，２００２，２４（４）：５０—５２，５６　Ｍ０Ｖ　Ａ，＃２０Ｈ　ＬＣＡＬＬ　ＷＲＩＴＥ４　ＡＮＡＬＯＧ　ＤＥＶＩＣＥＳ：４００ＭＳＰＳ　１４Ｂｉｔ，１．８Ｖ　ＣＭＯＳ　Ｄｉｒｅｃｔ　—ＤＤＳ　ＳＥＴＢ　ＤＤＳ—ＣＳ　Ｄｉｉｇｔａｌ　Ｓｙｎｔｈｅｓｉｚｅｒ　ＡＤ９９５　１，ｈｔｔｐ：＼ｗｗｗ．ａｎａｌｏｇ．ｔｏｍ　ＬＣＡＬＬ　ＤＤＳＵＰＤＡＴＥ　—Ｄｅｓｉｇｎ　ｏｆ　ｍｕｌｔｉ—ｓｉｇｎａｌ　ｇｅｎｅｒａｔｏｒ　ｂａｓｅｄ　ｏｎ　ＤＤＳ　Ｙａｏ　Ｘｉａｏｐｅｎｇ　Ｚｈａｎｇ　Ｊｉｅ　（１．Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｓｏｆｔｗａｒｅ　ａｎｄ　Ｍｉｃｒｏｅｌｅｃｔｏｒｎｉｃｓ，Ｎｏｒｔｈｗｅｓｔｅｒｎ　Ｐｏｌｙｔｅｃｈｎｉｃａｌ　Ｕｎｉｖｅｒｓｉｔｙ，Ｘｉ锄，７１００１２）　（２．Ｄｅｐａｒｔｍｅｎｔ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ，Ｎｏｒｔｈｗｅｓｔｅｒｎ　Ｐｏｌｙｔｅｃｈｎｉｃａｌ　Ｕｎｉｖｅｒｓｉｔｙ，Ｘｉｋｎ　７１００１２）　Ａｂｓｔｒａｃｔ　Ｉｎ　ｔｈｉｓ　ａｒｔｉｃｌｅ，ｔｈｅ　ｐｒｉｎｃｉｐｌｅ　ｏｆ　Ｄｉｒｅｃｔ　Ｄｉｉｇｔｌａ　Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎｔｈｅｓｉｓ　ｉｓ　ｉｎｔｒｏｄｕｃｅｄ　ａｎｄ　ａ　ｍｅｔｈｏｄ　ｔｏ　ｄｅｓｉｇｎ　ａ　Ｍｕｌｔｉ—ｓｉｎｇａｌ　ｇｅｎｅｒａｔｏｒ　ｃｅｎｔｅｒｅｄ　ｏｎ　ＤＤＳ，ｕｓｉｎｇ　ａ　ｓｉｎｇｌｅｃｈｉｐ　ｔｏ　ｃｏｎｔｒｏｌ，ｉｓ　ｐｒｏｐｏｓｅｄ．Ｔｈｅ　ｓｉｎｇｉｉｆｃａｎｔ　ｐａｒｔ　ｏｆ　ｈａｒｄ—　ｗａｒｅ　ｃｉｒｃｕｉｔ　ａｎｄ　ｔｈｅ　ｍａｉｎ　ｓｏｆｔｗａｒｅ　ｔｏ　ｃｏｎｔｒｏｌ　ｉｓ　ｉｌｌｕｓｔｒａｔｅｄ．Ｅｘｐｅｒｉｍｅｎｔ　ｒｅｓｕｌｔｓ　ｉｎｄｉｃａｔｅ　ｔｈａｔ　ｔｈｅ　ｈａｒｄｗａｒｅ　ｃｉｃｒｕｉｔ　ｃｏｎｓｔｒｕｃｔｉｏｎ　ｉｓ　ｐｌａｉｎ　ａｎｄ　ｔｈｅ　ｐｒｏｇｒａｍｍｉｎｇ　ｉｓ　ｆｌｅｘｉｂｌｅ．Ｆｕｒｔｈｅｒｍｏｒｅ，ｔｈｅ　ｏｕｔｐｕｔ　ｓｉｎｇａｌ　ｉｓ　ｓｔａｂｌｅ　ａｎｄ　ｈａｓ　ａ　ｈｉｇｈ　ｆｒｅ—　ｕｑｅｎｃｙ　ｅｒｓｏｌｕｔｉｏｎ．　Ｋｅｙ　ｗｏｒｄｓ　Ｄｉｒｅｃｔ　ｄｉｇｉｔａｌ￣ｅｑｕｅｎｅｙ　ｓｙｎｔｈｅｓｉｓ　Ｉｎｔｅｇｒａｔｅｄ　ｃｈｉｐ　ＡＤ９９５　１　Ｓｉｇｎａｌ　ｇｅｎｅｒａｔｏｒ　４３