总第２８０期 ２０１３年第２期 计算机与数字工程 Ｃｏｍｐｕｔｅｒ＆Ｄｉｇｉｔａｌ Ｅｎｇｉｎｅｅｒｉｎｇ Ｖｏ１．４１ Ｎｏ．２ ３１３ 基于ＦＰＧＡ的雷达检测波门的设计与实现 姜黎曹新星高志军 南京２１０００７） （中国电子科技集团公司第２８研究所摘要论文介绍了一种基于ＦＰＧＡ的雷达检测波门的设计方案及其实现过程。杂波干扰是限制雷达目标检测跟踪的重要因素。检 测波门作为一种区域检测技术，是雷达系统中处理杂波的一个有效手段。通过ＦＰＧＡ来实现波门电路，具有设计高速灵活可靠、开发周期 短等优势。目前该方案已应用于雷达相关产品中，并得到充分验证。 关键词雷达；检测；波门；ＦＰＧＡ ＴＮ９７３ 中图分类号Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｒａｄａｒ Ｔｒａｃｋｉｎｇ Ｗｉｎｄｏｗ Ｂａｓｅｄ ｏｎ ＦＰＧＡ ＪＩＡＮＧ Ｌｉ ＣＡＯ Ｘｉｎｘｉｎｇ ＧＡＯ Ｚｈｉｊｕｎ （Ｔｈｅ ２８ｔｈ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｏｆ ＣＥＴＣ，Ｎａｎｊｉｎｇ ２１０００７） Ａｂｓｔｒａｃｔ Ｔｈｉｓ ｐａｐｅｒ ｄｅｓｃｒｉｂｅｓ ａ ｄｅｓｉｇｎ ａｎｄ ｉｔｓ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｒａｄａｒ ｄｅｔｅｃｔｉｏｎ ａｎｄ ｔｒａｃｋｉｎｇ ｗｉｎｄｏｗ ｂａｓｅｄ ｏｎ ＦＰＧＡ．Ｃｌｕｔｔｅｒ ｉｓ ａｎ ｉｍｐｏｒｔａｎｔ ｆａｃｔｏｒ ｗｈｉｃｈ ｌｉｍｉｔ ｔｈｅ ｒａｄａｒ ｔａｒｇｅｔ ｄｅｔｅｃｔｉｏｎ ａｎｄ ｔｒａｃｋｉｎｇ ｐｅｒｆｏｒｍａｎｃｅ．Ａｓ ａ ｒｅｇｉｏｎａｌ ｄｅｔｅｃｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｔｈｅ ｄｅｔｅｃｔｉｏｎ ａｎｄ ｔｒａｃｋ— ｉｎｇ ｗｉｎｄｏｗ ｉｓ ａｎ ｅｆｆｅｃｔｉｖｅ ｍｅａｎｓ ｔｏ ｄｅａｌ ｗｉｔｈ ｃｌｕｔｔｅｒ ｉｎ ｔｈｅ ｒａｄａｒ ｓｙｓｔｅｍ．Ｔｈｅ ａｄｖａｎｔａｇｅ ｏｆ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｔｈｅ ｔｒａｃｋｉｎｇ ｗｉｎｄｏｗ ｉｎ ＦＰＧＡ ｉｓ ｔｈａｔ ｉｔ ｉｓ ａ ｆｌｅｘｉｂｌｅ ａｎｄ ｒｅｌｉａｂｌｅ ｄｅｓｉｇｎ，ａｎｄ ｄｒａｍａｔｉｃａｌｌｙ ｓｈｏｒｔｅｎ ｔｈｅ ｄｅｖｅｌｏｐｍｅｎｔ ｃｙｃｌｅ．Ｔｈｅ ｐｒｏｇｒａｍ ｈａｓ ｂｅｅｎ ａｐｐｌｉｅｄ ａｎｄ ｐｒｏｖｅｄ ｉｎ ｒａｄａｒ－ ｒｅｌａｔｅｄ ｐｒｏｄｕｃｔｓ． Ｋｅｙ Ｗｏｒｄｓ ｒａｄａｒ，ｄｅｔｅｃｔｉｎｇ，ｔｒａｃｋｉｎｇ ｗｉｎｄｏｗ，ＦＰＧＡ Ｃｌａｓｓ Ｎｕｍｂｅｒ ＴＮ９７３ １ 引言 杂波的干扰是限制雷达目标的检测和跟踪的重要因 正北 正北 在雷达终端设备显 示屏幕上根据雷达回波 状况点击关心的位置，终 端软件将在该位置创建 一素。雷达信号中存在着大量的杂波干扰，主要包括内部噪 声、雨雪杂波、海杂波和同频干扰等。目前针对各种杂波的 个起始波门，起始波门 不同特性，虽然有多种不同的杂波处理方法。但往往经过 处理后，仍有许多杂波剩余。如果杂波过多，会使检测困难 增大，发生漏警或虚警，影响跟踪效果。 雷达检测波门是一种区域检测技术，通过屏蔽波门区 域以外的杂波或不关心的回波，只保留区域以内的目标信 息，既可以减少周围杂波对回波信息的干扰，有效地避免了 ６ ６ 原点 原点 的大小与回波特性有关， 通常海目标波门较小，空 目标较大，以确保下一圈 图１初始波门的产生 运动的回波仍在该波门范围内。 ２．２波门的更新 终端软件只将每个波门的起始、结束点位置（即方位、 虚假目标，大大地提升了跟踪效果；同时又减少了检测目标 的数量，减小了目标信息，节省了数据传输带宽，降低了对 总线、数据储存器等硬件平台的要求。 距离信息）通过总线形式送给终端硬件（ＦＰＧＡ），由硬件绘 出波门范围，并只对范围内的雷达回波作检测。检测结果 （如回波的中心、幅度等信息）回送给软件，软件根据当前和 历史的检测结果计算出目标的航向航速，再预测下一圈的 波门位置，然后将新位置送给硬件以作更新。 ２检测波门的设计方案 ２．１初始波门的产生 雷达作用范围采用极坐标系，由方位信息和距离信息 组成。 ３检测波门的硬件实现 ３．１ ＦＰＧＡ介绍 ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ），即现场可编 检测波门在方位和距离上各占一定的宽度，呈扇环状。 可根据需要设定一个或多个这样的波门区域，只对波门内 的回波进行检测处理。 程门阵列，作为专用集成电路（ＡＳＩＣ）领域中的一种半定制 电路，它既解决了定制电路的不足，又克服了原有可编程器 ＊收稿日期：２０１２年８月１１日，修回日期：２０１２年９月２７日 作者简介：姜黎，男，工程师，研究方向：数字逻辑。曹新星，男，工程师，研究方向：信号处理。高志军，男，助理工程师，研究方向：硬件 开发。 ３１４ 姜黎等：基于ＦＰＧＡ的雷达检测波门的设计与实现 第４１卷 一镢花 图２波门示意图 件门电路数有限的缺点。ＦＰＧＡ采用高速ＣＭＯＳ工艺，功 耗低，兼容ＴＴＬ等电平，同时内部具有丰富的触发器和ｉ／ｏ 引脚，内嵌块ＲＡＭ和专用硬核，是ＡＳＩＣ电路中设计周期 最短、开发费用最低、风险最小的器件之一。 本方案采用ＡＩ ＥＲＡ公司Ｓｔｒａｔｉｘ系列的ＥＰ１Ｓ２５芯 片来实现主要的硬件功能。ＡＬＴＥＲＡ是世界上最大的可 编程逻辑器件供应商之一，其Ｓｔｒａｔｉｘ系列为０．１３／￣ｍ工艺， １．５Ｖ内核供电，适合中高端应用。ＥＰ１￥２５芯片内嵌２Ｍ ｂｉｔ的块ＲＡＭ资源和丰富的Ｉ（）脚，可满足数据处理和引 脚数目的要求。 本方案采用Ｖｅｒｉｌｏｇ语言进行设计。Ｖｅｒｉｌｏｇ ＨＤＬ是 在用途最广泛的Ｃ语言的基础上发展起来的一种硬件描述 语言，易学易用，适应算法级、寄存器级、门级等各个层次， 且与工艺无关，方便而高效。 ３．２电路设计 ３．３．１流程图 软件通过总线将头尾信息以一定的格式写入ＦＰＧＡ的 内置ＦＩＦＯ中，ＦＰＧＡ在适当的时候读取ＦＩＦＯ数据，读出 一组头尾后，经过解包模块解析出头尾信息，再算出整个波 门范围内的方位、距离值，然后在片外ＳＲＡＭ相应地址的 数据位上写入控制信号，接着准备读取ＦＩＦＯ中下一组头 尾信息。当雷达扫描到某个方位、距离时，将读取片外 ＳＲＡＭ对应地址的控制数据，过滤雷达回波，再提取点迹回 送给软件作跟踪计算。 图３波门设计流程图 ３．３．２ ＦＩＦ（）数据结构 为便于数字处理，可将方位和距离做量化分割，如３６０。 分为４０９６份，量程分为１０２４份。则波门头尾信息可分别 用一个３２位数据来表示，其组成结构如表１所示。 表１ ＦＩＦＯ数据结构 ３．３．３解包模块 为避免总线异常，导致头尾匹配错误，解包模块中需加 入容错功能。该模块可通过一个状态机来实现，如图４所 示，当头数据后面不是尾数据时， 将舍弃这两个数据，以避免连续出 错。而解出正确的头尾值后，将计 算出波门内包含的每个量化单元 地址，从而对片外ＳＲＡＭ的相应 地址进行操作，写入控制信息。写 操作结束后，状态机回到初始状 态，判断ＦＩＦＯ是否为空。 ３．３．４ 片外ＳＲＡＭ 片外ｓＲＡＭ的地址线南方位 和距离拼接而成，这样可以将全方 图 状态机流程图 等 嚣 里填１，其它地址填０。当雷达扫描线扫到某个方位、距离 时，读出相应地址的控制值，再与回波数值进行逻辑与，即 可过滤掉波门以外的信息。 ’ 写地址 ｛软件方位￣软件距离｛ 片￣ＦＳＲＡＭ ｆ双口） １：倮馏回波 读地址 ０：屏蔽回波 图５片外ＳＲＡＭ的接口 ４结语 由于终端软件仅需提供ＦＰＧＡ波门的头尾信息，由 ＦＰＧＡ完成对ＳＲＡＭ波门存储器的全部操作，这样既节省 了总线带宽，降低了对总线平台的要求，又节约了ＣＰＵ｝肖 耗，便于ＣＰＵ做跟踪、显示等其它处理。 片外ＳＲＡＭ的读写速度可达到１０ｎｓ，若一个波门占 １００个量化单元，同时存在１００个检测波门，则完成一次全 部更新所需时间为１００￣ｓ，能够满足实时性处理要求。 本方案主要通过ＦＰＧＡ来完成检测波门的操作，充分 利用了ＦＰＧＡ的灵活性，降低了ＣＰＵ消耗，提高了系统可 靠性，缩短了系统研制周期，降低了研发成本。目前已应用 于相关雷达产品中，并得到了充分验证。 参考文献 ｒ１］ＡＩ ＴＥＲＡ Ｃｏｒｐｏｒａｔｉｏｎ．Ｓｔｒａｔｉｘ Ｄｅｖｉｃｅ Ｈａｎｄｂｏｏｋ ｒ ＥＢ／ＯＬ］． ｗｗ ａｌｔｅｒａ．ｃｏｒｎ，２００５：３６７ ３９１． ［２］段吉海，黄智伟．基于ＣＰＬＤ／ＦＰＧＡ的数字通信系统建模与设 计［Ｍ］．北京：电子工业出版社，２００４：４３ ５５． ＤＵＡＮ Ｊｉｈａｉ，ＨＵＡＮＧ Ｚｈｉｗｅｉ．Ｍｏｄｅｌｉｎｇ ａｎｄ ｄｅｓｉｇｎｉｎｇ ｂａｓｅｄ ｏｎ ＣＰＬＤ／ＦＰＧＡ ｆｏｒ ｄｉｇｉｔａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍｓ［Ｍ］．Ｂｅｉ ｊｉｎｇ：Ｐｕｂｌｉｓｈｉｎｇ Ｈｏｕｓｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓ Ｉｎｄｕｓｔｒｙ，２００４：４３—５５． Ｉｓ］王文理，张霞．基于ＦＰＧＡ的全数字锁相环的设计＿Ｊ］．电子设 计工程，２００９，１７（１）：３９ ４３． ＷＡＮＧ Ｗｅｎｌｉ，ＺＨＡＮＧ Ｘｉａ．Ｄｅｓｉｇｎ ｏｆ ａｌｌ ｄｉｇｉｔａｌ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ ｂａｓｅｄ ｏｎ ＦＰＧＡ［Ｊ］．Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｅｎｇｉｎｅｅｒｉｎｇ，２００９， １７（１）：３９—４３． ［４］于振华．雷达检测波门的设计方法与原理［Ｊ］．舰船电子对抗， ２００２，（５）：２９ ３１． ＹＵ Ｚｈｅｎｇｈｕａ．Ｍｅｔｈｏｄ ａｎｄ Ｐｒｉｎｃｉｐｌｅ ｏｆ Ｒａｄａｒ Ｔｒａｃｋｉｎｇ Ｗｉｎ— ｄｏｗ Ｄｅｓｉｇｎ［Ｊ］．Ｓｈｉｐｂｏａｒｄ Ｅｌｅｃｔｒｏｉｃ Ｃｏｕｎｔｅｒｍｅａｓｕｒｅ，２００２， （５）：２９ ３１． （下转第３２０页） ３２Ｏ 任晓莉：基于物联网的公交智能停车系统设计 述［Ｊ］．北京邮电大学学报，２０１０，３３（３）：Ｉ－９． 第４１卷 芯片、存储器和触摸屏等模块构成。我们将经过站台的车 次以编码的形式存入微处理器的存储器中，当乘客来到站 台时，可通过触摸屏Ｂ选择所需乘坐的车次，主控微处理器 将读取车次编码存储器中的编码并进行分析处理，分析处 理完成后，主控微处理器一方面驱动高频收发芯片将该车 次的相应数据信号在可传输的范围内进行不问断的释放； 另一方面，主控微处理器将数据信号传输给显示控制芯片。 当相应车次进入无线信号范围内时，该车次在接受并校验 了信息后，车载子系统会反馈相应的数据信号给站台子系 统，并通过显示控制装置消去该车次已有候车乘客数，使其 重新还原成初始化状态，并在显示屏上显示 “＊＊路公交 车即将到站，请乘客做好准备”的温馨提示。 ＳＵＮ Ｑｉｂｏ，ＬＩＵ Ｊｉｅ，ＬＩ Ｓｈａｎ，ｅｔ ａ１．Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ：Ｓｕｍ— ｍａｒｉｚｅ ｏｎ Ｃｏｎｃｅｐｔｓ，Ａｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ Ｋｅｙ Ｉ＇ｅｃｈｎｏｌｏｇｙ Ｐｒｏｂｌｅｍ ｌＪ］．Ｊｏｕｒｎａｌ ｏｆ Ｂｅｉｊｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｐｏｓｔｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａ ｔｉｏｎｓ，２０１０，３３（３）：１－９． ｒ ４］Ｃｏｍｍｉｓｓｉｏｎ ｏｆ ｔｈｅ Ｅｕｒｏｐｅａｎ Ｃｏｍｍｕｎｉｔｉｅｓ．（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）Ａｎ Ａｃｔｉｏｎ Ｐｌａｎ ｆｏｒ Ｅｕｒｏｐｅ．１ ｓｔＥｄｉｔｉｏｎ．Ｂｒｕｓｓｅｌｓ： ＣＯＭ（２００９）２７８，２００９：１ １２． ［５］Ｋｒａｎｅｎｂｕｒｇ Ｒ Ｖ．Ｔｈｅ Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ：Ａ ｃｒｉｔｉｑｕｅ ｏｆ ａｍｂｉ ｅｎｔ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ｔｈｅ ａｌｌ——ｓｅｅｉｎｇ ｎｅｔｗｏｒｋ ｏｆ ＲＦＩＤ．Ｎｅｔ ｗｏｒｋ Ｎｏｔｅｂｏｏｋｓ ０２．Ａｍｓｔｅｒｄａｍ：Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｎｅｔｗｏｒｋ Ｃｕｌ ｔｕｒｅｓ Ｐｒｅｓｓ，２００７：１０ ２８． ［６］游战清，李苏剑，等．无线射频识别技术（ＲＦＩＤ）理论与应用 ［Ｍ］．北京：电子工业出版社，２００４． ＹＯＵ Ｚｈａｎｑｉｎｇ，ＬＩ Ｓｕｊｉａｎ，ｅｔ ａ１．Ｔｈｅ ｔｈｅｏｒｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ４结语 乘客上下车确认系统模块，实现了乘客与公交车之间 ｏｆ ＲＦＩＤ［Ｍ］．Ｂｅｉｊｉｎｇ：Ｐｕｂｌｉｓｈｉｎｇ ｈｏｕｓｅ ｏｆ ｅｌｅｃｔｒｏｎｉｃｓ ｉｎｄｕｓ ｔｒｙ，２００４． 的信息交互，使司机能够及时掌握乘客的上下车情况，避免 不必要的停车，可以节约能耗，让公交运营走向进一步的高 效化、和谐化、绿色化。 参考文献 ［７］徐建闽．交通管理与控制［Ｍ］．北京：人民交通出版社，２００７． ＸＵ Ｊｉａｎｍｉｎ．Ｔｒａｆｆｉｃ ｍａｎａｇｅｍｅｎｔ ａｎｄ ｃｏｎｔｒｏｌ［Ｍ］．Ｂｅｉｊｉｎｇ： Ｐｅｏｐｌｅ’ｓ Ｔｒａｎｓｐｏｒｔａｔｉｏｎ Ｐｒｅｓｓ，２００７． ［８］田丰，杜富瑞．基于的智能交通灯控制系统设计［Ｊ］．测控技术， ２００９，２８（１２）：５６ ５９． ［１］梁松，梁艳，陈继努．基于ＧＰＲＳ的智能公交系统通信平台的实 现ｌＪ］．通信技术，２００７，４０（１０）：５６—５８． ＬＩＡＮＧ Ｓｏｎｇ，ＬＩＡＮＧ Ｙａｎ，ＣＨＥＮ Ｊｉｎｕ．Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｐｌａｔｆｏｒｍ ｆｏｒ Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｕｂｌｉｃ Ｔｒａｎｓｐｏｒｔａｔｉ０ｎ ＴＩＡＮ Ｆｅｎｇ，ＤＵ Ｆｕｒｕｉ．Ｄｅｓｉｇｎ ｏｆ Ｉｎｔｅｌｌｉｇｅｎｔ Ｆｒａｆｆｉｃ Ｌｉｇｈｔ Ｃｏｎｔｒｏｌ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ＷＳＮ ＬＪ］．Ｍｅａｓｕｒｅｍｅｎｔ＆．Ｃｏｎｔｒｏｌ Ｔｅｃｈｎｏｌｏｇｙ，２００９，２８（１２）：５６ ５９． Ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＧＰＲＳ［Ｊ］．Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｔｅｃｈｎｏｌｏｇｙ， ２００７，４０（１０）：５６－５８． ［９］任晓莉．基于ＲＦＩＤ的智能交通控制设计［Ｊ］．微计算机应用， ２０１０，３１（Ｕ）：７２—７６． ＲＥＮ Ｘｉａｏｌｉ．Ｔｈｅ Ｉｎｔｅｌｌｉｇｅｎｔ Ｔｒａｆｆｉｃ Ｃｏｎｔｒｏｌ Ｄｅｓｉｇｎ Ｂａｓｅｄ ｏｎ ［２］常新峰，沈连丰，胡静，等．一种智能公交车载系统的研制及性 能分析＿＿Ｊ］．东南大学学报（自然科学版），２００９，２（１２）：３９—４１． ＣＨＡＮＧ Ｘｉｎｆｅｎｇ，ＳＨＥＮ Ｌｉａｎｆｅｎｇ，ＨＵ Ｊｉｎｇ，ｅｔ ａ１．Ｄｅｖｅｌｏｐ— ｍｅｎｔ ａｎｄ ｐｅｒｆｏｒｍａｎｃｅ ａｎａｌｙｓｉｓ ｏｆ ａ ｂｕｓ—－ｍｏｕｎｔｅｄ ｓｙｓｔｅｍ ｉｎ ｉｎ—— ＲＦＩＤＥＪ］．Ｍｉｃｒｏｃｏｍｐｕｔｅｒ Ａｐｐｌｉｃａｔｉｏｎｓ，２０１０，３１（１１）：７２ ７６． ［１Ｏ］任晓莉．基于ＷＳＮ的路口交通信号控制设计＿Ｊ］．计算机技术 与发展，２０１１，２１（１０）：１９３—１９６． ＲＥＮ Ｘｉａｏｌｉ．Ｉｎｔｅｌｌｉｇｅｎｔ Ｔｒａｆｆｉｃ Ｃｏｎｔｒｏｌ Ｄｅｓｉｇｎ Ｂａｓｅｄ ｏｎ Ｗｉｒｅ ｔｅｌｌｉｇｅｎｔ ｔｒａｎｓｐｏｒｔａｔｉｏｎ［Ｊ］．Ｊｏｕｒｎａｌ ｏｆ Ｓｏｕｔｈｅａｓｔ Ｕｎｉｖｅｒｓｉｔｙ （Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ Ｅｄｉｔｉｏｎ），２００９，２（１２）：３９ ４１． ｌｅｓｓ Ｓｅｎｓｏｒｓ Ｎｅｔｗｏｒｋ［Ｊ］．Ｃｏｍｐｕｔｅｒ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｄｅｖｅｌｏｐ ｍｅｎｔ，２０¨，２１（１０）！ｌ９３ １９６． 乖 乖 不 乖 尜 不 尔 不 ［３］孙其博，刘杰，黎葬，等．物联网：概念、架构与关键技术研究综 ！矫 尔 ｛’矫 矫 矫 ！ 不 不 乖 不 （上接第３１４页） ［５］张覃平，等．数字自适应波门跟踪系统ＥＪ］．光电工程，１９９１， （１０）：１９ ２４． ＺＨＡＮＧ Ｚｂｉｆｅｎ，ｅｔ ａ１．Ｓｔｕｄｙ ｏｎ Ｔｒａｃｋｉｎｇ Ｇａｔｅ Ａｌｇｏｒｉｔｈｍ Ｂａｓｅｄ ｏｎ Ｎｕｍｂｅｒ Ｔｈｅｏｒｙ Ｍｅｔｈｏｄ［Ｊ］．Ｊｏｕｒｎａｌ ｏｆ Ａｓｔｒｏｎａｕｔｉｃｓ， ２００９（３）：７２６—７２９． ＺＨＡＮＧ Ｑｉｎｇｐｉｎｇ，ｅｔ ａ１．Ａｄａｐｔｉｖｅ Ｄｉｇｉｔａｌ Ｔｒａｃｋｉｎｇ Ｗｉｎｄｏｗ ［１Ｏ］邱新军．雷达对抗技术与效果评估方法研究＿Ｊ］．舰船电子工 程，２０１２，３２（９）． Ｓｙｓｔｅｍ［Ｊ］．Ｏｐｔｏ—Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ，１９９１，（１Ｏ）：１９—２４． ［６３刁鸣，等．一种可用于相关检测系统中的波门产生电路［Ｊ］．应 用科技，２０００，（１２）：１４—１５． ＤＩＡＯ Ｍｉｎｇ，ｅｔ ａ１．Ａ Ｗａｖｅ—Ｇａｔｅ Ｇｅｎｅｒａｔｉｎｇ Ｃｉｒｃｕｉｔ ｉｎ Ｃｏｒｒｅｌａ ＱＩＵ Ｘｉｎｊｕｎ．Ｒａｄａｒ Ｃｏｕｎｔｅｒ Ｆｅｃｈｎｉｃａｌ Ａｎａｌｙｓｉｓ ｉｎ Ｃｏｍｐｌｅｘ Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｅｎｖｉｒｏｎｍｅｎｔ ＬＪ］．Ｓｈｉｐ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒ ｉｎｇ，２０１２，３２（９）． ｔｉｖｅ Ｄｅｔｅｃｔｉｎｇ Ｓｙｓｔｅｍ［Ｊ］．Ａｐｐｌｉｅｄ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ， ２０００，（１２）：１４—１５． ［１１］蒋路华，林沂杰．基于宽带ＤＡＣ的雷达噪声干扰信号设计 ［阳．舰船电子工程，２０１２，３２（３）． ＪＩＡＮＧ Ｌｕｈｕａ，ＬＩＮ Ｙｉｊｉｅ．Ａ Ｄｅｓｉｇｎ ｆｏｒ Ｒａｄａｒ Ｎｏｉｓｅ Ｊａｍｍｉｎｇ ［７］熊红兵，陈琦．基于ＦＰＧＡ的异步ＦＩＦＯ设计与实现［Ｊ］．微计 算机信息，２００６，２２（６－２）：２１６—２１８． Ｘ１０ＮＧ Ｈｏｎｇｂｉｎｇ．ＣＨＥＮ Ｑｉ．Ａｓｙｎｃｈｒｏｎｏｕｒ ＦＩＦ０ ｄｅｓｉｇｎ ａｎｄ Ｓｉｇｎａｌ Ｂａｓｅｄ ｏｎ Ｂｒｏａｄ Ｂａｎｄ ＤＡＣＥＪ］．Ｓｈｉｐ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉ ｎｅｅｒｉｎｇ，２０１２，３２（３）． ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｂａｓｅｄ ｏｎ ＦＰＧＡ［Ｊ］．Ｃｏｎｔｒｏｌ ａｎｄ Ａｕｔｏｍａｔｉｏｎ Ｐｕｂｌｉｃａｔｉｏｎ Ｇｒｏｕｐ，２００６，２２（６－２）：２１６—２１８． ［１２］张侃，王庆，潘树国．基于ＦＰＧＡ的ＧＰＳ中频信号跟踪相关器 设计与实现ＩＪ］．舰船电子工程，２０１０，３０（９）． ＺＨＡＮＧ Ｋａｎ。ＷＡＮＧ Ｑｉｎｇ，ＰＡＮ Ｓｈｕｇｕｏ．Ｄｅｓｉｇｎ ａｎｄ Ｒｅａｌ— ｉｚａｔｉｏｎ ｏｆ Ｃｏｒｒｅｌｌａｔｏｒ ｆｏｒ ＧＰＳ ＩＦ Ｓｉｇｎａｌ Ｔｒａｃｋｉｎｇ Ｂａｓｅｄ ｏｎ ＦＰ ［８］刘高峰．多目标航迹处理中相关波门的确定［Ｊ］．火力与指挥控 制，１９９５，（２）：２８ ３１． ＬＩＵ Ｇａｏｆｅｎｇ．Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ ｔｈｅ Ｃｏｒｒｅｌａｔｉｏｎ Ｗｉｎｄｏｗ ｉｎ ＧＡ［Ｊ］．Ｓｈｉｐ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ，２０１０，３０（９）． Ｍｕｌｔｉｔａｒｇｅｔ Ｔｒａｃｋ Ｐｒｏｃｅｓｓｉｎｇ［Ｊ］．Ｆｉｒｅ Ｃｏｎｔｒｏｌ＆Ｃｏｍｍａｎｄ Ｃｏｎｔｒｏｌ，１９９５，（２）：２８—３１． ［１３］王明辉，等．性能优化的跟踪门算法［Ｊ］．电子学报，２０００（６）： １３—１５． ［９］张志芬，等．基于数论法的跟踪门计算方法研究口］．宇航学报， ２００９（３）．７２６—７２９． ⅥｒＡＮＧ Ｍｉｎｇｈｕｉ．ｅｔ ａ１．Ａ Ｐｅｒｆｏｒｍａｎｃｅ Ｏｐｔｉｍｉｚｅｄ Ｔｒａｃｋｉｎｇ Ｇａｔｅ Ａｌｇｏｒｉｔｈｍ［Ｊ］．ＡＣＩ＇Ａ Ｅｌｅｃｔｒｏｎｉｃａ Ｓｉｎｉｃａ，２０００（６）：１３ １５．