机械设计与制造Ｍａｃｈｉｎｅｒｙ文章编号：１００１—３９９７（２０１１）１２－００７８—０３Ｄｅｓｉｇｎ＆Ｍａｎｕｆａｃｔｕｒｅ第１２期２０１１年１２月基于ＦＰＧＡ的电机测速电路设计与实现李大英（重庆工业职业技术学院，重庆４０１１２０）ＤｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｆｏｒｔａｃｈｏｍｅｔｅｒｃｉｒｃｕｉｔｏｆｍｏｔｏｒｂａｓｅｄＬＩＤａ－ｙｉｎｇｏｎＦＰＧＡ（ＣｈｏｎｇｑｉｎｇＩｎｄｕｓｔｒｙＰｏｌｙｔｅｃｈｎｉｃＣｏｌｌｅｇｅ，Ｃｈｏｎｇｑｉｎｇ４０１１２０，Ｃｈｉｎａ）【摘要】为了满足运动控制系统中电机及其他场合测速、测频的要求，提出了一种基于等精度测频原理的频率计，并通过编码器信号不同的处理方法的对比给出了一种基于ＦＰＧＡ的设计方案，使系统能够完成对电动机转速参数和数据的采集和显示。在ＱｕａｒｔｕｓＩＩ开发软件环境下，采用硬件编程语言ＶｅｒｉｌｏｇＨＤＬ，实现了电机转速精确的的测量。经在实际应用证明，该系统安全可靠、运行稳定、操作灵活、抗干扰能力强、使用方便，编码器信号四倍频后的测速电路精度可达百万分之一。关键词：等精度；频率计；ＦＰＧＡ；ＶｅｄｌｏｇＨＤＬ【Ａｂｓｔｒａｃｔ】胁ｏｒｄｅｒｔｏｍｅｅｔｔｈｅｒｅｑｕｉｒｅｍｅｎｔｏｆｍｏｔｏｒｓｐｅｅｄａｎｄｆｒｅｑｕｅｎｃｙｍｅａｓｕｒｅｍｅｎｔ讥ｔｈｅ，，１０一ｃｏｎｔｒｏｌｓｙｓｔｅｍｏｔｈｅｒｓｙｓｔｅｍｓ，ｏｎｅｐｒｏｐｏｓａｌｏｆｔｈｅｆｒｅｑｕｅｎｃｙｍｅｔｅｒｂａｓｅｄｔｈｅｅｑｕａｌ－ｐｒｅｃｉｓｉｏｎｆｒｅ－ｏｒｏｎｔｉｏｎｑｕｅｎｃｙｃｏｄｅｒｍｅａｓｕｒｅｍｅｎｔｐｒｉｎｃｉｐｌｅｗａｓｉｎｔｒｏｄｕｃｅｄ－Ａｎｄｏｎｅｄｅｓｉｇ孔ｐｒｏｐｏｓａｌｂａｓｅｄｄａｔａｆｏｒｏｎＦＰＧＡ“７∞ｒａｉｓｅｄｔｏｅｎ－ｅｎ－ａｂｌｅｔｈｅｓｙｓｔｅｍｔｏｃｏｌｌｅｃｔａｎｄｄｉｓｐｌａｙｓｉｇｎ应ｐｒｏｃｅｓｓｉｎｇｔｈｅｐａｒａｍｅｔｅｒｓａｎｄｍｏｔｏｒ’ｓｒｐｍｂｙｃｏｍｐａｒｉｎｇｄｉｆｆｅｒｅｎｔｍｅｔｈｏｄｓ．ＭｅａｎｗｈｉｌｅｌａｎｇｕａｇｅｔｈｅａｃｃｕｒａｔｅｍｅａｓｕｒｅｍｅｎｔｆｏｒｒｐｍｏｆｉｎｔｈｅｍｏｔｏｒＷａｓｒｅａｌｉｚｅｄｅｎｖｉｒｏｎ－ｉｎｏｐ—ｔｈｒｏｕｇｈｈａｒｄｗａｒｅｐｒｏｇｒａｍｍｉｎｇｍｅｎｔ．ＴｈｅａｃｔｕａｌａｐｐｌｉｃａｔｉｏｎｅｒａｔｉｏｎａｎｄｅａｓｙｔｏＨｓｅＶｅｒｉｌｏｇＨＤＬｕｎｄｅｒｔｈｅＱｕａｒｔｕｓｌＩｄｅｖｅｌｏｐｍｅｎｔｓｏｄ厅ｗａｒｅｃｏ够ｒｍｅｄｔｈａｔｔｈｅｓｙｓｔｅｍｉｓｓ咖ａｎｄｒｅｌｉａｂｌｅ，ｓｔａｂｌｅｒｕｎｎｉｎｇ，ｆｌｅｘｉｂｌｅｅｎｃｏｄｅｒｓ例ａｆｔｅｒｑｕａｄｒｕｐｌｉｎｇｗｉｔｈｓｔｒｏｎｇａｎｔｉ－ｉｎｔｅ咖ｒｅ，配ｅａｂｉｌｉｔｙ．ｔｈｅｐｒｅｃｉｓｉｏｎｏｆｔｈｅｔａｃｈｏｍｅｔｅｒｃｉｒｃｕｉｔｏｆｔｈｅｂｅＤ，掰ｍｄＦｗｎｔｈ。ＨＤＬｈａｄｂｅｅｎｃｏｎｆｉｒｍｅｄｔｏＫｅｙｗｏｒｄｓ：Ｅｑｕａｌ呻Ｉｒｅｃｉｓｉｏｎ；Ｆｒｅｑｕｅｎｃｙｍｅｔｅｒ；ＦＰＧＡ；Ｖｅｒｉｌｏｇ中图分类号：ＴＨｌ６，ＴＮ７９文献标识码：Ａ１引言在运动控制系统和计算机ｌ钡４控系统中，频率是最基本的电参数真。科研人员暇据等精度的多周期同步测频原理，采用某公司的ＦＬＥＸＩＯＫＩＯ系列ＦＰＧＡ和，１１的ＴＭＳ３２０ＶＣ５４０２进行了硬件电路的设计。提出等精度频率测量方法，该方法具有精度高及在测量过程中精度保持恒定，不随被测号变化而变化的特点阳，且精度可达到１０ｒ５。根据电机光电编码器四倍频的基本原理，利用可编程逻辑器件ＦＰＧＡ设计了一种对于增量式光电编码器的四倍频电路，其结构简单、性能可靠，可提高被控对象的测量精度和控制精度。使得电机速度测量精度可提高到１０ｒ６。之ｒ一，因此频率测量方法的研究在实际工程五拥中具有重耋酢用。传统的测频系统大多牙碉单片机加逻辑器件构成，而这类测频系统存在测频速度慢、准确度低、可靠性差的缺点，故而使测量仪表达不到工业现场的要求。现场可编程门阵列ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｍｙ）属于ＡｓＩｃ产品中半定制的产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点。ＶｅｆｉｌｏｇＨＤＬ硬件描述语言是以文本形式设计和描述数字电路系统的，只要所写的语法符合综合的规范，就可以实现从ＲＴＬ级到门级网表的转换，也就是可以用硬件电路实现。这大大增强我们的设计灵活性，节约了２光电编码器硬件四倍细分原理光电编码器是一种高精度的角位置测量传感器，由于其具有分辨率高、响应速度快、体积小、输出稳定等特点，被广泛应用于电机伺服控制系统中。通常在运动控制系统中选用增量式。增量式光电编码器实际上是一种旋转式角位移检测装置，它根据轴所转过的角度，输出一系列脉冲，能将机械转角变换成电脉冲，其输出信号，如图ｌ所示。设计成本。所以ＦＰＧＡ目前已广泛应用于数字电路系统设计。目前，国内外已有很多专家学者致力于基于ＦＰＧＡ［１Ｉ的测速电路设计，一些科研人员圆针对高精度的频率测量。分析了相位检测法的测量误差，根据分析结果实现了基于ＦＰＧＡ实现的频率测量方法。一些科研人员口ｌ针对高速数据采集系统的数据缓冲模块提出了两种基于ＦＰＧＡ的实现方法，对由高速等精度频率测量ＦＰＧＡ模块、单片机主控电路两大功能模块组成的系统进行了仿。厂］厂］厂］厂］日厂］广］厂］厂］图ｌ编码器输出波形－ｋ来稿日期：２０１１－－０２—１０－ｋ基金项目：国家十一五国家科技支撑计划重点项目（２００９ＢＡＦ２４８０１）万方数据第１２期李大英：基于ＦＰＧＡ的电机测速电路设计与实现７９由增量式光电编码器的输出可知，在—个输出周期内，Ａ相和Ｂ相两路输出信号共产生４个跳变沿，如果能捕获眺变沿并进行计数就能够实现提高４倍的编码器分辨力。具体的硬件实现电路。如图２所示。Ａ：口：分别滞后Ａ。、Ｂ，—个时钟周期。同时目、岛相位分别延迟Ａ。０：相位９００，经过２个异或门和１个或门后，信号Ｐ的频率就变为Ａ相（或Ｂ相）信号的４倍，可见只要保证ＣＬＫ时钟频率大于，４相（或曰相）信号频率的４倍以上就能实现４倍细分。图２四倍频细分电路对于每个确定的编码器，每转过同定角位移ｐ，就对应一个脉冲信号，故其量化误差为０／２。若将Ａ或曰信号四倍频，则在此口角位移内，就会产生４个脉冲信号，其量化误差下降为０／８，从而使光电编码器的角位移测量精度提高４倍。３测速原理方案的比较常用的测速方法有三种：Ｍ法、Ｔ法和Ｍ／Ｔ法。（１）Ｍ法（定时测角法）：即在规定的时间间隔疋内，所产生的脉冲数Ⅳｌ来获得被测速度值，这种方法称为Ｍ测速。该方法的问题是计时准确计数不准确。因为此方法检测的起始时间和终止时间都具有随机性，测量过程在极端情况下会产生±ｌ转速脉冲的检测误差，则相对误差为ｌ朋也。当被测转速较高时才会较大，相对误差才会较小，这说明Ｍ法适用于高速测量场合。（２）Ｔ法（定角测时法）：即测量相邻两个脉冲的时间间隔来确定被测速度的方法。该方法的问题是计数准确计时不准确。在极端情况下时间的检测会产生±１个高频脉冲周期误差。且随着转速的升高检测时间将减小，误差的影响就会更显著。该方法只有在被测转速较低（相邻两个转速脉冲信号时间较大）时才有较高的测量精度。（３）Ｍ厂Ｉ＇法：测量原理示意图，如图３所示。同时测量检测时间和在此检测时间内脉冲发生器发送的脉冲数来确定被测转速。它是用规定时间间隔疋以后的第一个测速脉冲去终止时钟脉冲计数器，并由此计数器值Ｍ来确定检测时间％由于转速脉冲的频率远小于高频脉冲的频率，因此如果用转速脉冲信号的上升厂Ｆ降沿来同步计数器的起止，在预定的测速时间内转速脉冲信号的计数值将为整数（无误差），只有高频时钟脉冲会产生±１个周期的误差，因其很小影响可以忽略。以Ｍ厂ｒ法可适用于测量高、低速的场合。如图２所示可知：设在实际闸门时间内，由两个计数器分别对标准时钟信号和被测信号分别计数，计数值分别为魁和肌，同时标准信号频率为Ｅ，则数学推算可得被测信号的频率Ｅ为：Ｅ＝等（１）万方数据标准信号Ｅｎ丌几几ｎ几几ｎｎｎ几几几几几几几几几九几几几棚信号Ｅ几厂］ｎ广］ｎｒ１１广１实际闸门ＬＦ；＝＝＝＝：＝＝＝焉＝＝＝＝＝＝习１”Ｎ＋Ａ。、‘７垒生：ｌ曼兰Ｉ：也ＬＬ：捡』（３）４系统方案总体设计及软件实现堂堂钸匾亟悃眦ＡｉＮｏ．１２８０机械设计与制造实验现场．如图８所示。Ｄｅｃ．２０１１提高标准时钟频率时，误差讲减小，通过调用Ｑｕａｒｔｕｓ软件中ＩＰ核实现】００Ｍ标准时钟输人。四倍频模块通过取Ａ，Ｂ信号的上升和下降沿可获得。（３）预置闸门产生模块和计数器模块设计思想：通过一状态机，通过不同的状态切换实现预置闸门信号的产生，同时分别对四倍频后的被测脉冲和标准时钟进行计数。（４）数学运算模块设计思想：通过调用Ｑｕａｒｔｕｓ软件中ＩＰ触发器核可实现可综合的除法运算。（５）显示模块设计思想：把锁存器输出的３２位的数据进行数码管显示，就得对这３２位的二进制代码进行转换为ＢＣＤ代码的操作，才可以输人到译码显示驱动中，再进一步送到数码管进行显示。图８基于ＦＰＧＡ的电机测速现场图同时采用方法一和方法二电机在不同速度下所测的频率（速度），如表１所示。表１采用不同方法电机频率（速度）测量结果５实验结果分析对于整个程序在ＦＰＧＡ中编程实现，开发工具使用Ｑｕａｒｔｕｓｌｌ８．１和其内嵌的逻辑分析器ＳｉｇｎａｌＴａｐ］ｌ，对设计程序编写仿真程序可得仿真结果．如图５所示。由上表可知，在同样的条件下方法而比方法一测速精度高。而且精度均能达到。这也符合了数字等精度频率计的设计要求。由此图５等精度频率计测频仿真时序示意图可见，四倍频后的编码器信号的分辨率和精度可得到大大提高。图中ｃｌｋ代表标准时钟，频率１００ＭＨｚ。ｐｕｌｓｅ代表被测信号，频率２０ＭＨｚ。Ｎｅｌｋ＿ｒｅｇ和Ｎｐｕｌｓｅ—ｒｅｇ代表所存的标准时钟和被测信号的计数值。图中Ｎｃｌｋ＿ｒｅｇ和Ｎｐｕｌｓｅ＿ｒｅｇ均为十六进制数３２Ｈ和０ＡＨ，Ｔｅｎ和Ｔｗｉｎ代表实际闸门和参考闸门信号。由图中可知多测的频率ｆｒｅｑ的值是十六进制数９８９６８０Ｈ．正好为十进制２０ＭＨｚ．这和已经的频率是正确无误的。运用ＳｉｇｎａｌＴａｐｌｌ抓取的图形．如图６所示。６结论测频系统利用ＦＰＧＡ器件的灵活性和高可靠性。和传统的频率计相比利用ＦＩ）１３Ａ设计的频率计简化了电路板设计，提高了系统设计的实用性和可靠性。针对电机测速提出了两种基于ＦＰＧＡ的实现方法．通过软件仿真及实验数据对两种方法进行对比分析。由分析可知，电机编码器信号经四倍频后其测量精度非常高，已能达到百万分之一。目前测速电路已用于并条机自调匀整质量监控时电机的实时测速。创新点：（１）在传统频率测量方法基础上，提出等精度频率测量方法．该方法克服了传统方法产生±１误差的局限性．具有测量范围宽、等精度及误差小等优点。（２）该系统采用ＦＰＧＡ作为频图６ＳｉｇｎａｌＴａｐｌＩ时序示意图率测量模块及数据处理模块的控制核心．并通过直接对电机编码器信号和四倍频后的信号不同的处理．经对比试验可得出电机测速的最佳方法。此时示波器抓取的图形，如图７所示。参考文献［Ｉ］夏宇闻．ｖｅｆｉｌｏｇ数字系统设计教程［Ｍ］北京：北京航天航事大学出版社．２００５［２］王海．周渭，宣宗强高精度频率测量技术及其实现［Ｊ］系统工程与电子技术．２００８．３０（５）：９８１－９８３．［３］李红刚．张素萍．杨林楠基于ＦＰＧＡ的高速等精度频率测量系统设计［Ｊ］微计算机信息，２００８，２４（１１）：２１８－２２０．［４］唐亚平，基于ＦＰＧＡ与ＤＳＰ的等精度数字频率计设计［Ｊ］微计算机信息，２００７，２３（２）：２４９－２５０图７滤波后被测信号示意图［５］何勇，范永坤基于ＦＰＧＡ的增量式光电编码器计数电路设计［ＪＪ仪器仪表用户，２００７（１１）：９１－９２［６］Ｍｉｎｇ—ＦａＴｓａｉ，Ｃｈｉｅｎ—ＰａｎｇＣｈｅｎＤｅｓｉｇｎｏｆａ由图６和图７对比可知，被测信号频率１６３ｋＨｚ，有程序计算出ｆｒｅｑ的十六进制数为０００２７Ｃ８４Ｈ。对应的十进制数为１６２９４８Ｈｚ，和实际的１６３ｋ有很小的误差。ＱｕａｒｄｍｍｒｅＤｅｃｏｄｅｄＣｏｕｎｔｅｒＩｎｔｅｒｆａｃｅＩＣｆｏｒＭｏｔｏｒＣｏｎｔｒｏｌＵｓｉｎｇＣＰＬＤ［Ｊ］ＩＥＥＥＴｒａｎｓｍ‘ｌｉｏｎｓ∽ＰｏｗｅｒＳｙｓｔｅｍ．２００２．１２（３）：１９３６－１９４１万方数据基于FPGA的电机测速电路设计与实现
作者：
作者单位：刊名：英文刊名：年，卷(期)：
李大英， LI Da-ying
重庆工业职业技术学院,重庆,401120机械设计与制造
Machinery Design & Manufacture2011(12)
本文链接：http://d.g.wanfangdata.com.cn/Periodical_jxsjyzz201112029.aspx