期末试卷B（有答案）
一、选择题
1、根据存储内容来进行存取的存储器称为（ ）。 A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器
2、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（ ）。
A.0 B.1 C.2 D.34 3、ALU属于（ ）。 A.时序电路 B.控制器 C.组合逻辑电路 D.寄存器
4、当定点运算发生溢出时，应（ ）。
A.向左规格化 B.向右规格化 C.舍入处理 D.发出出错信息 5、在浮点机中，（ ）是隐藏的。
A.阶码 B.数符 C.尾数 D.基数
6、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，
方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为（ ）。 A.114.3MB/s B.126.0MB/s C.133.3MB/s D.144.3MB/s 7、在下列各种情况中，最应采用异步传输方式的是（ ）. A.I/O接口与打印机交换信息 B.CPU与主存交换信息 C.CPU和PCI总线交换信息 D.由统一时序信号控制方式下的设备
8、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O时间。若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（ ）。 A.55s B.60s C.65 s D.70s
9、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（ ）。 A.8.4s B.11.7s C.14s D.16.8s
10、微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制方式叫作（ ） A.字段直接编码 B.字段间接编码 C.混合编码 D.直接编码
11、下列说法中正确的是（ ）。 A.采用微程序控制器是为了提高速度
B.控制存储器采用高速RAM电路组成 C.微指令计数器决定指令的执行顺序 D.一条微指令放在控制存储器的一个单元中
12、在下列寻址方式中，（ ）方式需要先计算，再访问存。 A.相对寻址 B.变址寻址 C.间接寻址 D.A、B
13、四地址指令OPA1A2A3A4的功能为（A1）OP（A2）一A3，且A4给出下一条指令地址，假设A1，A2，A3，A4都为主存储器地址，则完成上述指令需要访存（ ）次。 A.2 B.3 C.4 D.5
14、在DMA传送方式中，发出DMA请求的是（ ）。 A.外部设备 B.DMA控制器 C.CPU D.主存
15、DMA方式的接口电路中有程序中断部件，其作用是（ ）。 A.实现数据传送
B.向CPU提出总线使用权 C.向CPU提出传输结束 D.发中断请求
二、填空题
16、计算机的_______是计算机_______结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。
17、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中G=______
18、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______ 19、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。 20、广泛使用的_______和_______都是半导体随机读写存储器，它们共同的缺点是_______ 21、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、______传送、______传送。
22、并行I/O接口_______和串行I/O接口_______是两个目前最具权威性和发展前景的标准接
23、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度是________的。
24、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。
25、堆栈是一种特殊的数据寻址方式，它采用________原理。按结构不同，分为________堆栈和________堆栈。
三、名词解释题
26、字：
27、水平型微指令：
28、特权指令：
29、微操作：
四、简答题
30、试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。
31、基本的DMA控制器的主要部件有哪些？
32、简要说明通用I/O标准接口SCSI的性能特点。
33、何谓CRT的显示分辨率、灰度级？
五、计算题
34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。 1）画出主存地址字段中各段的位数。
2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？
3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？
4）系统的效率是多少？
35、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。
试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
36、有一台磁盘机，其平均寻道时间为30ms，平均等待时间为10ms，数据传输率为500B/ms，磁盘机中随机存放着1000块、每块为3000B的数据。现想把“块块数据取走，更新后再放回原地。假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传输时间。另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入/输出操作不相重叠。 试问：
1）更新磁盘上的全部数据需多少时间？
2）若磁盘机的旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间？
六、综合题
37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。
请回答下列问题。
1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？ 2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？ 4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容时总是采用回写（Write Back）策略？
38、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns，试问：
1）若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。
2）若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。
39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。列出操作码的扩展形式并计算操作码的平均长度。
参考答案
一、选择题
1、B 2、B 3、C 4、D 5、D 6、C 7、A 8、D 9、D 10、D、 11、D 12、D 13、C 14、A 15、C
二、填空题
16、软件 系统 17、210 230
18、寄存器一寄存器型 寄存器一存储器型 19、带宽 处理器
20、SRAM DRAM 断电后不能保存信息 21、并行 串行 复用 22、SCSI IEEE1394 23、总线时钟 固定 24、RR RS
25、先进后出 寄存器 存储器
三、名词解释题
26、字：
数据运算和存储的单位，其位数取决于具体的计算机。 27、水平型微指令：
水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响 28、特权指令：
改变执行特权的指令，用于操作系统对系统资源的控制 29、微操作：
在微程序控制器中，执行部件接受微指令后所进行的操作。
四、简答题
30、答：程序查询方式使CPU和I/0设备处于串行工作状态，CPU工作效率不高程序中断方式CPU效率较高DMA方式进一步提高了CPU的资源利用率，
31、答：逻辑结构包括时序和控制逻辑；内部计数器、寄存器组、程序命令控制逻辑；优先级编码逻辑；地址、数据缓冲器组等部分。
32、答：（1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。使用50芯电缆，规定了两种电气条件：单端驱动和差分驱动。（2）总线时钟频率高。（3）SCSI接口总线以菊花链形式最多可接8台设备。（4）每个SCSI设备有自己唯一的设备号ID=0-7。ID=7的设备有最高优先权，ID=0的设备优先权最低。采用分布式总线仲裁策略。（5）SCSI设备是指连接在SCSI总线上的智能设备，即除主适配器HBA外，其他SCSI设备实际是外设的适配器或控制器。（6）SCSI设备是智能设备，对SCSI总线以至主机屏蔽了实际外设的固有物理属性，设备间可用一套标准命令进行数据传送。（7）SCSI设备间是一种对等关系，而不是主从关系。
33、答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。
灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。
五、计算题
34、解析：
1）主存地址字段如图所示。
2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命
中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为
100×10−13
×100%=98.7%
100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为
5𝑡×1000
−1=3.75
𝑡(1000−13)+5𝑡×13
4）系统的效率为
𝑡
×100%=95%
0.987𝑡+(1−0.987)×5𝑡
35、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5𝜇s。由于5𝜇s远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。
36、解析：由于数据块是随机存放的，因此每取出或写入一块均要定位。 数据传输时间=3000B÷500B/ms=6ms.
1）更新全部数据所需时间=2×1000×（平均寻道时间+平均等待时间+数据传输时，间）+1000×CPU更新信息时间=2×1000×（30+10+6）+1000×4=96 000ms=96s
2）磁盘机旋转速度提高一倍后，平均等待时间为5ms。数据传输率提高一倍，即1000B/ms.数据传输时间变为3000÷1000B/ms=3ms。更新全部数据所需时间=2×1000×（30+5+3）+1000×4=80000ms=80s
六、综合题
37、解析：
1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存块大小为64B，故G=6。2路组相联，每组数据区容量有
64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。TLB中标记字段B的内容是虚页号，表示该TLB项对应哪个虚页的页表项。
2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。
3）Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只访问主存。
4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。
38、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期
1）若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。因为取第i+1条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。 2）若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种情况下微周期需取50ns。
39、解析：
以上答案不唯一，只要满足不包含就行，即没有前缀码。这个和数据结构中的赫夫曼树的编码是很类似的。
操作码的平均长度=（3×4+6×8+9×150）/162=8.7
因篇幅问题不能全部显示，请点此查看更多更全内容